第42章 芯片的工程化挑戰 （1/3）

芯片的工程化挑戰

#### 第四十二章：芯片的工程化挑戰

“奇點”項目的啓動，像一顆重磅炸彈，在華爲2012實驗室激起了千層浪。

江知夏被任命爲項目總負責人，他擁有最高的人事權和預算權。但他面臨的，不是鮮花和掌聲，而是一堵堵看不見的牆——工程化的牆。

“江總，我們試過了。”材料組的負責人老李把一份厚厚的測試報告摔在桌子上，“鉿基鐵電材料在實驗室裏確實能實現存算一體，但在12英寸產在線，它的均勻性根本控制不住。同一塊晶圓上，不同位置的晶體管，極化翻轉電壓能差出30%。這怎麼算？”

“30%的偏差，對於數字電路是致命的。”江知夏看着報告，眉頭緊鎖，“但對於模擬存算一體，我們可以通過校準算法來補償。”

“算法？”老李冷笑了一聲，“江總，你是搞系統設計的，可能不瞭解材料。鐵電材料的疲勞效應非常嚴重。每翻轉一次，極化強度就下降一點。你的算法今天校準了，明天就失效了。難道我們要讓芯片每秒鐘都重新校準？那還怎麼算？”

這是一個死結。

材料的不穩定性，是物理特性，不是靠代碼能解決的。

“還有光路。”光子組的張工也開口了，“我們在硅基板上做鈮酸鋰薄膜，應力控制太難了。薄膜一厚就裂，一薄就損耗大。而且，光波導的彎曲半徑不能太小，否則光就漏了。這就導致我們的光計算單元面積比電子單元大十倍。這還怎麼集成？”

會議室裏一片沉默。

這就是工程化的殘酷。

在PPT上，光子計算是完美的，存算一體是高效的。但在現實中，材料的脾氣、工藝的精度、設備的極限，像一個個攔路虎，擋在理想與現實之間。

“江知夏，”陳默在一旁低聲說，“要不，我們退一步？先做純電子的存算一體，把光電融合放到下一代？”

“不行。”江知夏斬釘截鐵地拒絕，“電子的功耗瓶頸擺在那裏。如果我們現在妥協，五年後還是得重來。我們必須一步到位。”

“那怎麼辦？”老李問，“材料改不了，工藝做不到。”

“那就改設計。”江知夏站起身，走到白板前，“既然材料的均勻性控制不住，那我們就不要均勻性。”

“不要均勻性？”所有人都愣住了。

“對。”江知夏拿起筆，畫了一個新的電路結構，“我們放棄傳統的數組式佈局，改用‘神經形態’佈局。我們不再要求每個晶體管的特性一致，而是把它們當成‘神經元’的突觸。利用材料的不均勻性，通過‘脈衝時序依賴可塑性’（STDP）機制，讓芯片自己‘學習’和調整權重。”

“你是說……”張工眼睛一亮，“類腦計算？”

“對。”江知夏點頭，“既然我們無法制造完美的器件，那就製造‘可進化’的器件。讓芯片像大腦一樣，在運行中自我修復、自我優化。”

“這……”老李有些遲疑，“這在理論上可行，但電路設計複雜度會指數級上升。”

“複雜度我們可以用AI來解決。”江知夏說，“我們訓練一個AI模型，讓它來自動佈局佈線，自動補償材料的偏差。這叫‘AI for Chip’。”

“還有光路。”江知夏轉向張工，“既然平面光路佔面積，那我們就做三維光路。我們不再用平面波導，而是用‘光柵耦合器’和‘微透鏡數組’，讓光在芯片內部垂直傳輸，實現三維堆棧。”

“三維光路？”張工倒吸一口涼氣，“這對封裝精度的要求是納米級的。”

“所以我們得找老張。”江知夏說，“華爲製造部的老張。他之前幫我們解決了相變材料的量產難題，這次，我們要請他出山，解決三維光電共封裝（CPO）的問題。”

接下來的一個月，江知夏帶領團隊，開啓了“魔鬼訓練”。

他們不再坐在辦公室裏畫電路圖，而是泡在了產在線。

在材料所，他們和老李一起，用原子層沉積（ALD）設備，一層一層地生長鉿基薄膜，試圖找到最佳的摻雜比例。

在光子實驗室，他們和張工一起，用電子束光刻機，在硅基板上雕刻納米級的光柵，測試光的耦合效率。

在製造部，他們和老張一起，研究如何用混合鍵合（Hybrid Bonding）技術，把光芯片和電芯片像搭積木一樣，精準地堆棧在一起。

“江工，你看這個。”老張拿着顯微鏡，指着一個鍵合界面，“銅和銅的對準精度，我們已經做到了0.5微米。但是，光波導的對準，要求是50納米。差了10倍。”

“50納米……”江知夏盯着那個界面，“這已經是原子級別的精度了。”

“是啊。”老張嘆了口氣，“現有的設備，根本做不到。”

“那就用‘自對準’工藝。”江知夏突然說，“我們在光波導的表面，刻蝕出納米級的‘卡槽’，利用表面張力，讓光芯片在鍵合時自動滑入正確的位置。”